关注
Seheon Jang
标题
引用次数
引用次数
年份
10.2 A 5.5 μs-Calibration-Time, Low-Jitter, and Compact-Area Fractional-N Digital PLL Using the Recursive-Least-Squares (RLS) Algorithm
S Jang, M Chae, H Park, C Hwang, J Choi
2024 IEEE International Solid-State Circuits Conference (ISSCC) 67, 190-192, 2024
92024
A Low-Jitter and Compact-Area Fractional-N Digital PLL With Fast Multi-Variable Calibration Using the Recursive Least-Squares Algorithm
S Jang, M Chae, H Park, C Hwang, J Choi
IEEE Journal of Solid-State Circuits, 2024
2024
系统目前无法执行此操作，请稍后再试。
文章 1–2
共建清朗的网络空间,如遇有害信息,请举报。
本站数据皆整合自互联网公开资源索引,方便科研学术方面查询,并不存储相关数据资源;如对此有异议,请联系我们解决.
© 2023 学术资源搜索   @联系我们 | 申请短期会员 | 数据源提交