关注
Puneet Panchal
Puneet Panchal
PhD Candidate, UQIDAR
在 uqidar.iitd.ac.in 的电子邮件经过验证
标题
引用次数
引用次数
年份
Reduced order modeling of electrical circuits: Simulation and hardware validation
P Panchal, YV Hote, S Saxena, C Krishnamurthi
2017 international conference on computing, communication and automation …, 2017
12017
系统目前无法执行此操作，请稍后再试。
共建清朗的网络空间,如遇有害信息,请举报。
本站数据皆整合自互联网公开资源索引,方便科研学术方面查询,并不存储相关数据资源;如对此有异议,请联系我们解决.
© 2023 学术资源搜索   @联系我们 | 申请短期会员 | 数据源提交