Contribution à l'étude expérimentale du transport dans les transistors de dimensions déca-nanométriques des technologies CMOS sub-45nm
D Fleury - 2009 - theses.hal.science
La miniaturisation des composants électroniques qui permet aujourd'hui une intégration à
grande échelle a été possible grâce aux innovations des procédés de fabrication. Ces …
grande échelle a été possible grâce aux innovations des procédés de fabrication. Ces …
Fiabilité des diélectriques low-k SiOCH poreux dans les interconnexions CMOS avancées
E Chery - 2014 - theses.hal.science
Avec la miniaturisation continue des circuits intégrés et le remplacement de l'oxydede
silicium par des diélectriques low-κ poreux à base de SiOCH, la fiabilité des …
silicium par des diélectriques low-κ poreux à base de SiOCH, la fiabilité des …
Etude de dispositifs à film mince pour les technologies sub-22nm basse consommation
JL Huguenin - 2011 - theses.hal.science
Depuis plus d'un demi-siècle, le monde de la microélectronique est rythmé par une course à
la miniaturisation de son élément central, le transistor MOS, dans le but d'améliorer la …
la miniaturisation de son élément central, le transistor MOS, dans le but d'améliorer la …
Evaluation des futures technologies CMOS (< 50nm) au niveau circuit
M Sellier - 2008 - theses.hal.science
L'objectif de cette étude est de fournir des éléments d'évaluation des futures technologies
CMOS au niveau circuit. Dans ce but, des kits de conception prédictifs sont élaborés. Ces …
CMOS au niveau circuit. Dans ce but, des kits de conception prédictifs sont élaborés. Ces …