En este trabajo se estudia el método numérico en diferencias finitas para la estimación de
recursos en hardware, específicamente sobre tecnología FPGA (arreglo de compuertas …

Esta investigación presenta el diseño de los códigos Reed Solomon orientados a su
implementación sobre FPGAs, para el sistema de control y comunicación de Sistemas …

El presente artículo presenta el diseño de un codificador Reed Solomon basado en un
circuito concurrente, LFCS-Linear Feedback Concurrent Structure-que permite la …

En esta investigación se presenta el modelo generalizado para hardware reconfigurable de
generadores de secuencia, basados en registros desplazamiento con realimentación lineal …

Esta investigación trata acerca de la implementación sobre hardware reconfigurable de
módulos de operación en álgebra de campos finitos de Galois, GF (2m), aplicados al área …

This paper presents an analysis of the Reed Solomon encoder model and GF (2 m)
multiplier component, with the aim of optimizing the power consumption for reconfigurable …

This paper presents the parametric configuration of a Reed Salomon decoder through VHDL
hardware description language, oriented towards cognitive radio applications, on FPGA …

In this paper we present a design of a neuro-adaptive decoder with Very High Speed
Integrated Circuit Hardware Description Lenguage (VHDL) based on Multi-Layer Perceptron …

Las comunicaciones inalámbricas requieren el empleo de métodos de corrección de
errores sobre los datos transmitidos, usándose generalmente técnicas de codificación Reed …

Este trabajo presenta el modelado, en lenguaje descriptor de hardware VHDL, de un
conjunto de componentes en el dominio digital (en banda base) aplicables para radio …